近日，臺(tái)積電在美國(guó)舉辦了“2024年臺(tái)積電北美技術(shù)論壇”，披露其最新的制程技術(shù)、先進(jìn)封裝技術(shù)、以及三維集成電路（3D IC）技術(shù)，憑借此領(lǐng)先的半導(dǎo)體技術(shù)來驅(qū)動(dòng)下一代人工智能（AI）的創(chuàng)新。
據(jù)了解，臺(tái)積電在此次的北美技術(shù)論壇中，首度公開了臺(tái)積電A16（1.6nm）技術(shù)，結(jié)合領(lǐng)先的納米片晶體管及創(chuàng)新的背面供電（backside power rail）解決方案以大幅提升邏輯密度及性能，預(yù)計(jì)于2026年量產(chǎn)。
臺(tái)積電還推出系統(tǒng)級(jí)晶圓（TSMC-SoWTM）技術(shù)，此創(chuàng)新解決方案帶來革命性的晶圓級(jí)性能優(yōu)勢(shì)，滿足超大規(guī)模數(shù)據(jù)中心未來對(duì)AI的要求。
據(jù)介紹，A16將結(jié)合臺(tái)積電的超級(jí)電軌構(gòu)架與納米片晶體管，預(yù)計(jì)于2026年量產(chǎn)。
超級(jí)電軌技術(shù)可以將供電網(wǎng)絡(luò)移到晶圓背面，為晶圓正面騰出更多空間，從而提升邏輯密度和性能，讓A16適用于具有復(fù)雜信號(hào)布線及密集供電網(wǎng)絡(luò)的高效能運(yùn)算(HPC)產(chǎn)品。
臺(tái)積電表示，相較于N2P制程，A16在相同Vdd（工作電壓）下，速度增快8-10%，在相同速度下，功耗降低15-20%，芯片密度提升高達(dá)1.10倍，以支持?jǐn)?shù)據(jù)中心產(chǎn)品。
除了A16外，臺(tái)積電還宣布將推出N4C技術(shù)，N4C延續(xù)了N4P技術(shù)，晶粒成本降低高達(dá)8.5%且采用門檻低，預(yù)計(jì)于2025年量產(chǎn)。
本文版權(quán)歸原作者所有，轉(zhuǎn)載文章僅為傳播更多信息之目的，如作者信息標(biāo)記有誤，請(qǐng)第一時(shí)間聯(lián)系我們修改或刪除，感謝您的關(guān)注！